從實驗室到工業化生產——面向晶圓兼容的二維電子技術
二維半導體作為集成電路亞1nm節點的變革性技術之一，正處于從實驗室研究到工業制造生產過渡的關鍵臨界時間點。因此，目前亟需設定符合半導體行業要求的標準，并建立與標準晶圓廠制造工藝兼容的二維晶體管架構以及芯片集成策略，為二維電子技術邁向芯片產業化應用提供指導。
近日，北京大學電子學院彭練矛院士與麻省理工學院電子工程與計算機科學系孔敬教授（Prof. Jing Kong）/姜建峰博士應邀對二維電子學從實驗室到工業化生產（Lab-to-Fab）的發展進行論述和展望，相關成果以題為“Towards fab-compatible two-dimensional electronics”的文章，于2025年1月2日在線發表于電子學頂級期刊《Nature Reviews Electrical Engineering》。電子學院畢業生、麻省理工學院博士后姜建峰博士為第一作者，電子學院助理教授、海外高層次人才計劃青年項目入選者吳朋研究員為第二作者，電子學院博士研究生劉一凡為第三作者，彭練矛院士、孔敬教授和姜建峰博士為通訊作者。以集成電路芯片為核心的現代信息處理和人工智能對計算能力的需求愈發迫切，隨著晶體管小型化的繼續和超大規模集成電路（VLSI）的發展，系統級芯片需要將各種功能—邏輯計算、存儲、傳感、顯示與模擬射頻通信等模塊通過三維先進堆疊的方式集成到一個平臺上，以提供現代信息應用所需的多功能靈活性。然而，國際半導體技術路線圖預測硅基互補金屬氧化物半導體（CMOS）技術接近其物理極限。二維半導體技術已經被證實在性能和能效方面具有超越硅基的巨大潛力（Nature, 616, 470-475, 2023），受到了全球領先的半導體芯片制造公司英特爾、臺積電、三星、歐洲微電子中心等的高度關注。此外，由于具有更豐富的材料選擇（可面向溝道，電極，介質層，通孔材料，間隔層，阻擋層等）、更低的工作電壓和更低的加工熱預算等顯著優勢，將二維技術應用于先進的單片三維集成架構中有望實現突破，在器件尺寸、系統能效和整體性能上帶來革命性的發展。因此，開發與晶圓廠標準半導體制造工藝兼容的先進二維晶體管架構和三維芯片集成策略，并建立符合行業標準的基準，是將二維電子學從實驗室研究推向工業應用的關鍵先決條件。 實驗室對于二維原型器件的研究通常聚焦于解決孤立的科學挑戰和單一性能參數的優化，而商用芯片對晶體管的具有更加嚴格的要求，需要在多個關鍵領域進行協同優化。在本文中，本文重點討論了感存算一體、數模混合的單片三維集成架構的全二維半導體系統級芯片在晶體管方面的關鍵技術需求，在面向大規模集成電路的溝道材料要求、延伸區策略、接觸工程、柵極堆疊技術這四個核心方面進行深入論述，設定滿足VLSI要求的標準，并提出了晶圓廠兼容的多橋通道二維晶體管的加工流程和范式，為二維電子學的工業化道路提供可行的參考。 圖1. 與標準晶圓廠半導體制造兼容的三維多橋通道二維半導體場效應晶體管的工藝流程圖以及感存算一體、數模混合的三維集成架構的全二維半導體系統級芯片的示意圖這項工作在材料-工藝-器件-系統四個方面為二維電子學從實驗室研究到工業的生產制造進行論述和展望，為接下來二維技術邁向半導體試線的產業化發展提供了重要指導。原文鏈接：https://www.nature.com/articles/s44287-024-00125-7 值得一提的是，這是吳朋研究員-彭練矛院士團隊半年內的第二篇Nature Reviews Electrical Engineering！北京大學電子學院彭練矛院士-吳朋研究員課題組應邀對建立二維晶體管與硅基晶體管基準測試標準進行評述，相關成果以題為“Setting a standard for benchmarking 2D transistors with silicon”的評論文章，于9月12日在線發表于電子學頂級期刊《Nature Reviews Electrical Engineering》。北京大學電子學院吳朋研究員為第一作者，麻省理工學院博士后姜建峰博士為第二作者，彭練矛院士為通訊作者。文章提出，隨著二維晶體管的發展和成熟，其與商用硅基器件的直接比較是走向產業化的先決條件。邏輯器件基準測試的主要標準為性能（Performance），功耗（Power）和面積（Area），應在這三個方面對二維晶體管進行協同優化和基準測試。在性能方面，推薦使用本征門延遲τ和開態電流ION作為基準指標，并且應在給定供電電壓VDD和關態電流IOFF目標的前提下比較ION，為了公平比較不同器件結構，建議使用有效寬度Weff（圖1c）進行電流歸一化；在功耗方面，降低VDD和寄生電容（圖1d）對降低功耗至關重要，推薦使用給定ION、IOFF目標下的VDD，以及能量延遲積（EDP）作為基準指標；在面積方面，柵極長度LG和溝道長度Lch是重要指標，也應同時考慮接觸和側墻的尺寸，推薦使用接觸柵極間距（CGP，圖1a）作為基準指標，而對于非傳統器件結構（圖1e），應比較器件在芯片上實際占據面積。 這項工作為二維晶體管與硅基晶體管的對比提供了一個全面的基準測試框架，涵蓋了性能、功耗和面積等關鍵方面，為未來二維晶體管技術的發展和產業化應用提供了重要指導。原文鏈接：https://www.nature.com/articles/s44287-024-00093-y團隊依托于北京大學電子學院（擁有全球領先的納米電子器件與系統加工儀器與平臺）誠招二維電子學方向（材料生長與合成，器件理論及加工，電路系統與應用等）博士后，此外，團隊將提供國內外一流研究機構的交流機會和多元的發展方向，并支持申請各類研究基金，條件優異者鼓勵申請國家“博新計劃”等博士后項目或北京大學“博雅博士后”項目。有意應聘者請將以下材料發送至郵箱：wupeng@pku.edu.cn，郵件標題：博后申請+姓名+畢業學校+方向+最快入職時間，申請材料包括：1. 個人簡歷，包括：完整的學習工作經歷、主要研究工作內容、代表論文論著清單；彭練矛院士現為北京大學電子學院教授，院長，材料和電子物理學家。長期從事碳基電子學領域的研究，做出一系列基礎性和開拓性貢獻。在Science、Nature等期刊發表SCI論文400余篇。1994年獲首批國家杰出青年科學基金資助，1999年入選首屆教育部“長江學者獎勵計劃”特聘教授。2000年當選英國物理學會會士，2019年當選中國科學院院士。相關成果獲國家自然科學二等獎（2010和2016年）、入選中國科學十大進展（2011年）、中國十大科技進展新聞（2023年）、中國高等學校十大科技進展（2000，2017和2023年）、中國基礎科學研究十大新聞（2000年）。個人獲何梁何利基金科學與技術進步獎（2018年）、全國創新爭先獎（2017年）等。吳朋研究員現為北京大學電子學院助理教授、研究員，博士生導師，博雅青年學者，海外高層次人才引進計劃青年項目入選者，清華大學微電子學學士（2011-2015），普渡大學電子與計算機工程博士（2015-2021，導師Joerg Appenzeller），麻省理工學院博士后（2021-2024，導師Jing Kong）。主要從事二維材料與納米電子器件方向研究。以第一作者在Nature Electronics, Nature Materials, Nature Reviews Electrical Engineering , ACS Nano, IEEE Transactions on Electron Devices等頂級國際期刊上發表論文13篇，擔任Nature, Nature Electronics, Nature Communications, Nano Letters, IEEE Electron Device Letters等期刊的獨立審稿人。 姜建峰博士現為麻省理工學院博士后研究員，北京大學理學博士。面向亞1nm節點集成電路芯片，致力于開發后摩爾新型電子技術。以第一作者在Nature, Nature Electronics, Nature Materials, Nature Reviews Electrical Engineering等國際頂級期刊發表論文11篇（含正刊一篇，子刊四篇），目前以通訊作者審稿/返修于正刊與子刊各一篇，以通訊作者受邀在Nature Reviews撰寫專用集成電路芯片技術長篇綜述（準備中）。一作系列研究獲評“中國十大科技進展新聞”（中國兩院評），“中國高等學校十大科技進展”（國家教育部評），“中國半導體十大研究進展”，“中國重大技術進展”，“中國芯片科學十大進展”。相關成果被Intel，臺積電，IMEC等全球領先的半導體芯片制造公司在國際集成電路和電子器件大會VLSI和IEDM中列為年度芯片器件重大進展，并被Nature Electronics進行專題報道。擔任Nature系列綜述和多個子刊獨立審稿人。
